Цифрова схемотехника 2008г. Михов
Сумата се прибавя директно в кошницата
5.25 €
За повече информация: order@kopiebg.com
Съдържание
ЦИФРОВА СХЕМОТЕХНИКА 1. ОСНОВЕШ ПОНЯТИЯ
1 • 1 ■ Логически нива <
1.2. Шумоустойчивост на логическите елементи 6
1 .с. Числови кодове в цифровата електроника g
1.4. логически уравнения и минимизиране 11
1.5. Логически вентили ¡4
1.6. Цифрови импулси J7
-- ЛОГИЧЕСЮI СЕМЕЙСТВА ! 9
2.1. Транзисторен ключ. резисторно-транзнсторна логика - RTL и
транзпсторно-пезисторна логика - TRÎ ¡ 0
_.2. Диодна логика и диодно-транзисторна логика — DTL 20
2.3. Логика с високи нива (шумоустойчива логика) - HLL (LSL) 21
2.4. Транзнсторно-транзисторна логика - TTL 22
2.4.1. Основна логическа клетка на ТТ1
2.4.2. Статични характеристики на TTL 23
2.4.3. Разновидности на TTL елементи .. ->7
2.4.4. TTL серии ''У'""'""'""" Д
- г • иььрваенстьани i i JL серии ALS, AS и F 33
2.5. Логически схеми с MOS транзистори 36
2.5.1. N-канална MOS логика 36
2.5.2. Комллементарна MOS логика - CMOS 38
2.5.3. CMOS интегрални схеми 4]
4.1.2. БК-тригери 84
4.1.3. Ж-тригери 90
4.1.4. О-тригери 91
4.1.5. Т-тригери 93
4.2. Броячи 94
4.2.1. Класификация и параметри на броячите 94
4.2.2. Асинхронни броячи 95
4.2.3. Синхронни броячи 98
4.2.4. Нулиране и зареждане на броячите Ю1
4.2.5. Нарастване на броячите ЮЗ
4.2.6. Двоично-десетични броячи Ю8
4.2.7. Съкратени броячи и делители на честота 110
4.3. Регистри 115
4.3.1. Паралелни регистри 5 16
4.3.2. Преместващи регистри 117
4.3.3. Кръгов преместващ регистър и брояч на Джонсън 119
4.3.4. Генератори на псевдослучайни последователности 121
4.3.5. Генератори на сигнатура г. на контролен цикличен код 123
4.4. Обща структура на последователностни логически схеми 124
ФОРМИРОВАТЕЛНИ И РЕЛАКСАЦИОННИ СХЕМИ 127
5.1. Формирователи на импулси без обратна връзка 1 27
5.2. Чакащи мултивибратори 13 1
5.3. Тригери на Шмит 137
5.4. Релаксатори 140
5.4.1. ЯС-релаксатори 140
5.4.2. Релаксатор с тригер на Шмит 142
5.4.3. Релаксатор със закъснителна линия ...143
5.4.4. Релаксатор с чакащи мултивибратори 144
5.4.5. Кварцово стабилизирани релаксатори 14з
5.4.6. Интегрални релаксатори 149
ЦИФРОВИ ИНДИКАЦИИ 15 3
6.1. Управление на индикатори 153
6.2. Организиране на статична индикация 159
6.3. Организиране на динамична индикация 161
6.4. Управление на точково-матрични индикатори 163
6.5. Управление на матрични дисплеи 165
6.6. Скални индикатори 167
. ЦИФРОВО-АНАЛОГОВИ И АНАЛОГОВО-ЦИФРОВИ [РЕОБРАЗУВАТЕЛИ ! - 169
7.1. Предавателна характеристика и грешки 169
7.2. Цифрово-аналогови преобразуватели 170
7.2.1. ЦАП със сумиране на токовете
7.2.2. ЦАП със сумиране на токовете е резисторна матрица
7.2.3. Двоично-десетични ЦАП
7.2.4. ЦАП със сумиране на напреженията
7.2.5. Двуквадрантни ЦАП и ЦАП за обработка на числа със знак ....
7.2.5. Четириквадрапткн ЦАП н умксжитедни ЦАП
7.3. Аналогово-цифрови преобразуватели
7.3.1. Шум и апертурна грешка
7.3.2. Паралелни аналогово-цифрови преобразуватели
7.3.3. Паралелно-последователен метод за аналогово-цифрово
преобразуване
7.3.4. Тегловен метод за аналогово-цифрово преобразуване и АЦП
със зарядно преразпределение
7.3.5. Преброителен метод за аналогово-цифрово преобразуване
7.3.6. АЦП с преобразуване на напрежение в честота
8, ФАЗОВ* i И ЧЕС10 i НИ СПИХРО! ü Í3 A i ОРИ
8.1. Предавателна характеристика и устойчивост на ФАПЧ
8.2. Цифрови фазови детектори
8.2.1. Фазови детектори за регулярни входни величини
5.2.2. Фазови детектори з«* сл>чайни ьходнл величини
8.2.3. Фазов детектор с произволен диапазон на работа
8.3. Генератори, управлявани от напрежение
8.1. Чепстт ; ч:!: .. • •ри
8.5. Цифрови фазови синхронизатори
8.5.1. Структура на цифров фазов синхронизатор
8.5.2. Възстановяване на носеща честота
8.5.3. Синхронизиране на броячни групи
9. ПРОГРАМИРУЕМА ЛОГИКА
9.1. Програмируеми логически схеми - PLD
9.1.1. Програмируем логически елемент — PLE
9.1.2. Програмируеми логически матрици -PLA
9.1.3. Програмируема матрична логика - PAL
9.1.4. Базова матрична логика - GAL
9.1.5. Многослойни логически матрици - MLA :
9.2. Вентилни матрици - GA
9.2.1. Архитектура на програмируемите вентилни матрици
9.3. Нови поколения на програмируемата логика
9.3.1. Архитектура на вентилните матрици с програмируемо поле -
FPGA
9.3.2. Архитектура на комплексните програмируеми логически схеми -
CPLD 237
9.4. Гранична скапираша логика — BSL 238
9.4.1. Организация на граничното сканиране
9.4.2. Архитектура на граничната сканираща логика 241
9.4.3. Основни функции на граничната сканираща логика 243
0. СМУЩЕНИЯ в ЦИФРОВИТЕ ВЕРИГИ И ПРЕДАВАНЕ НА ЦИФРОВИ ТЕПАЛИ 245
10.1. Външни смущения 245
10.2. Вътрешни комутационни смушения 246
10.3. Взаимни кръстосани смущения 248
10.4. Смущения в дълги линии 250
10.4.1. Критерий за дълги линии при предаването на цифрови сигнали
10.4.2. Потискане на смущения при дълги линии
10.4.3. Терминиране на линии с разпределени параметри
10.5. Предаване на цифрови сигнали по стандарти на EIA
ТИТЕРАТУРА
